THP091 　ポスター②　 8月1日 3Fホワイエ 13:00-15:00

グラフェン保護膜付き薄膜半導体フォトカソードの量子効率向上のための成膜手法の検討

The study of deposition method for improving the quantum efficiency of thin-film semiconductor photocathode with graphene protective layer

○郭 磊，坂本 龍一（名古屋大），山口 尚登（米ロスアラモス国立研），山本 将博（高エネ研），高嶋 圭史（名古屋大）

○Lei Guo, Ryuichi Sakamoto (Nagoya Univ), Hisato Yamaguchi (LANL), Masahiro Yamamoto (KEK), Yoshifumi Takashima (Nagoya Univ)

薄膜半導体フォトカソードは高量子効率(QE)や低エミッタンスを有し、可視光で励起可能などの特長を持つため、先端加速器や電子顕微鏡用の電子源として注目されている。一方、動作に10^-8Paの超高真空を要することやイオン衝撃に弱いために寿命が短いなどの欠点がある。これらの問題に対処するため、我々は近年、グラフェンなど光励起した電子が量子力学的に透過可能な二次元材料を数層用い、薄膜半導体フォトカソードを保護することに成功した。現在は、グラフェンを透過する光電子の測定からカソード性能(QE、寿命)の詳細な評価を進めている。現状、グラフェン膜透過の有無によるQEの違いは2桁以上あり、その違いが生じる原因の一つは、従来の成膜手法における蒸着順序に起因すると考えている。つまり、成膜時に基板として用いるグラフェン界面近傍のカソード構造が最適でない可能性がある。本研究では、アンチモン、カリウム、セシウムの３つの物質の蒸着順序を変え、グラフェン界面近傍のカソード構造を改善することで、その性能の向上を試みた。具体的には、蒸着順序をカリウム、アンチモン、セシウムに変更した。セシウムの蒸着はQEが飽和するまで行い、カリウムとアンチモンの蒸着は時間スケールで複数パターンを試した。この一連の結果を報告する。