PASJ2022 FRP040

# KEK-PF 高速パルスキッカーのための試作 SiC-MOSFET スイッチングモジュールの性能評価

## DEVELOPMENT OF A FAST PULSED POWER SUPPLY USING SiC-MOSFETS FOR KEK-PF

篠原智史<sup>#, A)</sup>, 満田史織<sup>A)</sup>, 内藤大地<sup>A)</sup>, 奥田貴史<sup>B)</sup>, 中村孝<sup>B)</sup> Satoshi Shinohara<sup>#, A)</sup>, Chikaori Mitsuda<sup>A)</sup>, Daichi Naito<sup>A)</sup> Takafumi Okuda<sup>B)</sup>, Takashi Nakamura<sup>B)</sup> <sup>A)</sup>High energy accelerator research organization (KEK) <sup>B)</sup>NexFi Technology

#### Abstract

We are developing a pulsed power supply using Silicon Carbide (SiC) MOSFETs for a fast kicker system in KEK-PF. In the kicker system, the pulsed power supply is required to generate a high-precision short pulse with high power and high repetition rate. To achieve the requirements, we have newly started the development of a solid-state switching module using SiC-MOSFETs. We developed a prototype power supply with a 14 kV switching module consisting of 16 SiC-MOSFETs in series. The developed power supply could deliver half-sine pulses with stable operation in which the variation satisfied the required values. In this paper, we report the performance of the prototype pulsed power supply using SiC-MOSFETs.

## 1. はじめに

放射光源加速器 KEK-PF 2.5 GeV リングの運転モー ドの一つにハイブリッド運転と呼ぶマルチバンチト レインと時間的に孤立させた大電荷シングルバンチ (孤立バンチ)を同時に蓄積する運転モードがあり、 そのモードでは孤立バンチの放射光もユーザーへと 提供している。孤立バンチ放射光は時間分解実験な ど瞬間的に大電荷を必要とする実験で使用されるが、 KEK-PF リングの周長が 187 m のため、620 ns 周期 (1.6 MHz) と比較的短い周期で放射光が提供され続 けてしまい長い応答時間測定には制約がかかる。そ こでKEK-PFではカムシャフトバンチシステム [1.2] により孤立バンチ放射光をユーザーへオンデマンド に提供できるシステムの導入を検討している。この システムでは適切なチューンの元でベータトロン振 動の励起と振動のキャンセルを一つのキッカーで行 う。振動を与えた時にのみ放射光軸とビームライン があうようにしておくことで特定の孤立バンチ放射 光を提供する (Fig. 1)。システムの実現には孤立バ ンチを数周回ごとに制御する高速キッカーとそれを 駆動するパルス電源が必要である。ただし、KEK-PF リングの周長が短いことや孤立バンチ前後の空き バケット時間間隔、必要な蹴り角を考慮すると、大 電流短パルスを高繰り返しで出力する電源が必要で ある。そこで KEK-PF では低損失で高速、長寿命な SiC-MOSFET 半導体スイッチに注目し、加速器で一 般に使用されてきたサイラトロンや IGBT 半導体ス イッチにかわるパルス電源の開発を進めている。

本稿では、まず高速パルスキッカーのために必要なパルス電源の要求値やパルス生成方法について述

べる。また開発の第一段階として試作した SiC-MOSFET 半導体パルス電源の印加電圧特性や出力安 定性等の評価結果について報告する。



Figure 1: Schematic view of camshaft bunch system.

#### 2. 半導体パルス電源開発概要

#### 2.1 パルス電源開発要求

本研究の目的は、KEK-PF における高速キッカー システムのためのパルス電源開発である。Table 1 に パルス電源への開発要求値を示す。ハイブリッド運 転時のフィリングパターンは Fig. 2 のようであり、 マルチバンチと孤立大電荷バンチは前後 90 バケット、 時間にして±180 ns の間隔を空けて運用している。 孤立バンチにのみ蹴り角を与えるにはパルス電源の 出力幅はこの空き間隔よりも狭い必要があるため、 開発要求値は 100 ns 幅としている。パルスの繰り返

<sup>&</sup>lt;sup>#</sup>sshino@post.kek.jp

Proceedings of the 19th Annual Meeting of Particle Accelerator Society of Japan October 18 - 21, 2022, Online (Kyushu University)

であ

PASJ2022 FRP040



Figure 2: Filling pattern of the hybrid mode in KEK-PF.

し数は2周毎 (800 kHz) に制御する必要があるため、 開発要求値は 1 MHzである。キッカーには渦電流の 効果を抑えた新開発の空芯型コイル [3,4] を使用す る予定で、そのコイルに必要な電流値は 500 (< ±1%) A である。また出力波形は次節で述べる が正弦半波となり、時間依存のある形となる。その ため出力タイミングのばらつき(タイミングジッ ター)が大きいとビームを蹴るタイミングで電流値 がばらついてしまう。必要な電流安定度 (1%) を得 るためにはタイミングジッターが 300 ps を切る必要 がある。定格電圧は、キッカーインダクタンス値と ピーク電流、パルス幅から計算でき、15 kV である。 パルス電源の設置場所はリング近傍である必要があ る。これは負荷-パルス電源間の距離が長くなるに つれインピーダンスが増大し負荷へ効率良く短パル スを出力できなくなるためである。このリング近傍 に設置という要求のため放射線耐性や省スペースと いったことが要求される。

Table 1: Requirements of the Pulse Power Supply

Pulse width	100 ns (< 360 ns)
Repetition cycle	1 MHz (> 800 kHz)
Peak current	$500 \text{ A} (< \pm 1\%)$
Timing jitter	< 300 ps
Operation voltage	15 kV

2.2 パルス電流生成方法

今回開発するパルス電源の回路方式はインダクタ ンス負荷と共振コンデンサを用いた回路を採用して いる。簡略化した回路図を Fig. 3 に示し、その動作 について説明する。まずスイッチ (SW) オフ状態で は高圧 DC 電源から抵抗 (充電抵抗)を介し時定数 RC でコンデンサへ充電され定常状態へと至る。そ の後、スイッチがオン状態になるとコンデンサに蓄 積された電荷がインダクタンス負荷とダイオード、 スイッチを有する回路部へ流入し始める。この時、 インダクタンス負荷 L とコンデンサ C で LC 共振を 起こし、その波形は理想的には(回路の寄生成分を 無視すると)正弦波となり、

$$I(t) = I_{\text{peak}} \sin(\omega t) \tag{1}$$

周期  $f(=1/\omega)$  は、

$$f = 2\pi\sqrt{LC} \tag{2}$$

である。振幅はスイッチオフ状態でコンデンサに蓄 えられたエネルギーがインダクタンス負荷へ流入す るので、

$$\frac{1}{2}CV_{\rm DC}^2 = \frac{1}{2}LI_{\rm peak} \tag{3}$$

$$b_{\text{c}} = \int \frac{C}{V_{\text{DC}}} V_{\text{DC}}$$
(4)

である。LC 共振で生成した正弦波はダイオードに よって整流され、ダイオード順方向に流れる正弦半 波となる。適切なタイミングでスイッチを再びオフ 状態にすることで、再びコンデンサへの充電が始ま り、定常状態へと至る。このスイッチング動作を繰 り返すことで、ダイオード順方向に流れる正弦半波 パルス電流を繰り返し生成する。そのパルス幅 w はダイオードにより整流するためEq.2で示した周期 の半分であり、

$$w = \pi \sqrt{LC} \tag{5}$$

である。出力波形と Eq. (4), (5)の関係を Fig. 4 に示 す。以上は理想的な場合であるが、現実には回路は 浮遊成分をもつ。インダクタンス成分はキッカーの インダクタンス値 ( $L_{kicker}$ )の他に回路の寄生成分 ( $L_{stray}$ )が存在するため、

$$L = L_{\rm kicker} + L_{\rm stray} \tag{6}$$

である。Equation (4), (5)から分かる通り、大電流か つ短い幅のパルス電流を効率よく出力するには *L* は小さい必要がある。そのため、回路の寄生インダ クタンス成分を極力抑えるような回路設計となって いなければならない。



Figure 3: Schematic view of the circuit for generating a pulse.



Figure 4: Generation of half-sine pulsed current with LC resonance circuit and rectifier.

## PASJ2022 FRP040

#### 2.3 半導体パルス電源開発に向けて

パルス電源開発にあたり、まずは電源構成要素の 耐圧確保を目指している。スイッチ部に用いる SiC-MOSFET 半導体は高繰り返しスイッチングが可能で ある一方、素子あたりの耐圧は1kV 程度であり1素 子では目標の耐圧を達成できない。そのため高耐圧 スイッチの開発には素子の多直列接続の下でのス イッチング技術を確立することが必要である。ス イッチ部以外の回路要素(付帯回路)でも耐圧を得 ようとすると回路構成要素が大きくなっていくが、 その場合回路寄生インダクダンスが増加してしまう。 回路寄生インダクタンスを抑えつつ耐圧を得る技術 の確立が必要である。

我々のグループでは、まずは Fig. 3 に示したよう な回路構成からなるパルス電源を SiC-MOSFET ス イッチングモジュールを用いて組み上げ、耐圧化技 術獲得に向けた研究を進めた。次章で組み上げたパ ルス電源とその性能について述べる。

## 3. 試作機の開発と性能評価試験

パルス電源の開発においてはスイッチ部をネクス ファイ・テクノロジー社 [5]が行い、その他付帯回 路の開発とパルス電源の構築をKEKが行う。以下で 試作したパルス電源とその性能評価について述べる。

#### 3.1 試作機製作

開発した試作パルス電源の試験時様子を Fig. 5 に 示す。まず全体構成について述べると、回路構成は Fig.3を踏襲しており、スイッチオフ時に高圧 DC 電 源から抵抗を介してコンデンサへ充電、スイッチオ ン時の LC 共振波形をダイオードによって整流する。 Figure. 5 の Test circuit には充放電用のコンデンサと 整流用ダイオードが搭載されており、DC 電源、抵 抗、負荷 (dummy load)、スイッチングモジュール (SWM)と接続することでパルス電源としている。 コンデンサ、ダイオードなど各構成要素はモジュー ル化しており、デバッグや将来的な定格のアップグ レードを容易にしている。試作パルス電源の定格は Fig. 6 に示す領域であり、定格電圧は 8 kV、繰り返 し数は 200 kHz である。定格は次に述べる各構成要 素ごとの定格により領域が決まる。

各構成要素について、使用スイッチングモジュー ルは1.2 kV耐圧のSiC-MOSFETを16直列に接続(並 列数は1)し、一つのモジュールとしている。 MOSFETのオン/オフに必要なゲート信号は一度光信 号に変換することで絶縁しており、またそれに必要 な電力も無線電力伝送によって絶縁しつつ供給して いる。モジュールの大きさは12×12×14 cm<sup>3</sup>と小 型ながらモジュールとしての耐圧は14 kV と高耐圧 であり、200 kHz でのスイッチングが可能なものと なっている。付帯回路部については、整流用ダイ オードは逆回復時間が15 nsと小さいものを選定し た (DSEP15-12CR)。これは開発の電源では電流とそ の dI/dt が大きく、逆回復時間が長いものを使用して しまうと整流の機能を果たさなくなるためである。 使用ダイオード1 素子の耐圧は1.2 kV であり、こ のダイオードを 10 直列 3 並列で使用することによ り全体で 12 kV 耐圧とした。充放電用コンデンサは 容量が4 nF、4 kV 耐圧のフィルムコンデンサを2 直 列とし全体で 2 nF、8 kV 耐圧としている。コンデン サの容量はパルス幅が開発最低目標である 360 ns を 切るよう Eq. (5)から定めた。試作パルス電源の定格 電圧 8 kV はこのコンデンサで決まっている。イン ダクタンス負荷 (dummy load) にはキッカー負荷 (1  $\mu$ H) を模擬した巻線コイルを接続した。銅線によ る手巻きコイルであり、インダクタンス値は実測で 1.1  $\mu$ Hであった。

回路設計では定格以外にも浮遊インダクタンスを低 減させるよう考慮した。コンデンサ基板やダイオー ド基板はリターン電流を基板裏面に通す工夫がして あり、寄生インダクタンスを減らすようにしている。 その結果それぞれのインダクタンス成分は数十 nH と小さく抑えることができている。モジュール間の 接続は高圧シリコンケーブル (20 kV 耐圧) によって 行った。シリコンケーブルは柔軟なため捻線構造に するのが容易であり、リターン経路を捻線にするこ とで寄生インダクタンスの低減が可能である。



Figure 5: Test system of the prototype SiC-MOSFET switching module with LC resonance circuit and rectifier.



Figure 6: Rated voltage and repetition rate of the prototype system.

#### 3.2 電圧印加試験セットアップ

パルス電源出力電流の電圧印加特性を調べるため 評価システムを構築した。出力が Eq. (4)で示したよ うな印加電圧に比例した関係で理解できるか調査す るためである。本節ではまず構築した評価システム セットアップの概要を述べ、評価結果については次 節より述べる。

Figure 7 に試験セットアップの概要図を示す。付 帯回路とスイッチングモジュール、インダクタンス 負荷はそれぞれ高圧シリコンケーブルで接続してい る。パルス電流波形は CT (ピアソン社製, MODEL 110)を用いて測定している。解析の際に使用したオ シロスコープはテクトロニクス社製の MSO64 で、 80 ps サンプリング時に 12 ビットの垂直分解能で測 定が可能である。スイッチングモジュールのオン/オ フに必要なゲート信号はパルスジェネレータ (DG645)で供給している。またゲート信号と同期し た信号を DG645の別チャンネルからオシロスコープ へ入力し測定時のトリガーとした。DG645 のタイミ ングジッターは 25 ps 未満と小さく、パルス電源出 力波形のタイミングジッター測定へ与える影響を抑 えている。



Figure 7: Schematic view of the test system of the prototype SiC-MOSFET switching module with LC resonance circuit and rectifier.

## 3.3 パルス電流出力と電圧印加特性

Figure 8 は定格電圧である 8 kV を印加したときの 出力波形である。8 kV 印加時でピーク電流は 217.5 A、パルス幅 270 ns の正弦半波出力に成功し た。立ち上がり 10%-90%の時間は 84.6 ns であり、大 電流であっても問題なく立ち上がっている。Figure 9 はピーク電流値の印加電圧特性を示している。各点 は印加電圧ごとに 100 波形取得し、得られたピーク 電流分布の平均値をプロットしている。電流分布の 幅(電流安定度)もエラーとしてプロットしている が、現状では非常に小さく抑えられている。この電 流安定度については 3.3 節で別途述べる。結果、 Fig.9に示すようにピーク電流値は217.5 A まで電圧 に比例しており、想定通りの出力を得た。一方で課 題としては、パルス幅が予想より長く、Eq. (4), (5) の関係から回路の浮遊インダクタンスが大きいと思 われる点である。パルス幅から計算した結果浮遊イ ンダクタンス値を 2 μH と見積もった。これはキッ カーの想定インダクタンス 1 µH よりも 2 倍大きい ため改善が必要である。付帯回路を分解して調査し た結果、ケーブルのインダクタンスが主であった。 そこで、ケーブル長を極力短くし、並列数を増やす と浮遊インダクタンスを 0.5 μH 程度まで軽減でき たため、今後その手法を導入し改善していく予定で ある。また、別の課題として Fig. 8 からも分かる通 り、正弦半波後段にリンギングノイズが観測された。 これはダイオードの逆回復電流が SiC-MOSFET など 回路の寄生容量と模擬負荷を含むインダクタンス成 分と振動を起こし発生しているものと思われる。ス イッチオフ状態において dV/dt の変化を引き起こす ノイズはスイッチの誤点弧など故障の要因となり得 るため、ノイズ発生の抑制や収束を早めるなどの対 策が今後必要である。



Figure 8: Waveform of the load current measured with the CT and the gate signal from a pulse generator. In the measurement, the supplied voltage is 8 kV, and the switching repetition cycle is 5 Hz.



Figure 9: Peak current as a function of supplied voltage. The switching repetition cycle was 5 Hz.

#### 3.4 パルス電流出力安定性

Figure 10 (a)に印加電圧ごとの出力安定性を示す。 安定度の定義は印加電圧ごとに取得した 100 波形の ピーク電流値分布の分散 ( $\sigma_{meas}$ ) と Fig. 9 で求めた ピーク電流の平均値 ( $I_{peak}$ )から、 $\sigma_{meas} / I_{peak}$ に よって求めている。Figure 10 (a)に示す通り、波高安 定度は開発目標の安定度 1%を大きく上回っている ことが分かり、8 kV 印加時では安定度は 0.13%であ る。この測定で得られた安定性については使用オシ PASJ2022 FRP040



Figure 10: Peak current stability (a) and timing jitter (b) as a function of supplied voltage. The switching repetition cycle was 5 Hz in each measurement. The red line represents the requirement of the pulsed power supply.

ロスコープのノイズによって制限されていることが 分かっている。測定時におけるオシロスコープ設定 でのノイズレベル ( $\sigma_{noise}$ ) は取得波形のペデスタル 分布を見ることで求めることができ、 $\sigma_{noise}$  は 0.34 A である。Figure 10 (a)の測定結果はこのノイズ が支配的であるため、ピーク電流の増加に伴い安定 性 ( $\sigma_{meas} / I_{peak}$ ) が向上しているように見えている。 測定器に由来しない実際の出力安定性 ( $\sigma_{real}$ ) は  $\sigma_{meas} = \sigma_{real} \oplus \sigma_{noise}$ であるため、測定結果から得ら れた安定性 (0.13%) よりも低いことが見込まれる。 真の値を求めるにはより高分解能な測定器が必要だ が、いずれにせよ開発要求 1% を満たす安定性を 持った電源構築に成功している。

Figure 10 (b)は出力波形のタイミングジッターを示 している。タイミングジッターの定義はピーク電流 の 50%点を最初に越えるオシロスコープのサンプリ ングポイントを求め、その分布の分散から求めてい る。出力波形の dI/dt が大きくなるにつれオシロス コープのノイズの影響が減少していきジッターは見 かけ上改善してく。8 kV 印加時には 152 ps と開発目 標 300 ps を切るタイミングジッターを達成した。

以上で述べた通り、電圧や繰り返し定格は未だ開 発目標以下ではあるが、大電流短パルスで高安定出 力なパルス電源の構築に成功している。

## 4. まとめと今後

KEK-PF では孤立バンチを制御する高速パルス キッカーシステムのための半導体高速パルス電源の 開発を進めており、開発要求は ピーク 500 A (<±1%)、ジッター 300 ps 以下、15 kV 耐圧、1 MHz 繰り返し、100 ns パルス幅と極めて高い電源が求め られている。我々のグループでは SiC-MOSFET 半導 体を用いた LC 共振方式のパルス電源開発を行って おり、本稿ではパルス電源の試作一号機の開発と性 能評価について報告した。試作したパルス電源は定 格目標にまだ達してはいないが、極めて高い安定度 を持った正弦半波のパルス出力に成功した。一方で 回路浮遊インダクタンスを減らす、またリンギング ノイズを解消するといった課題も見いだした。今後 は、付帯回路がモジュール化してあることの特徴を 生かし高安定性を維持しつつ付帯回路の定格アップ グレードを目指す。また配線方法を工夫することで 浮遊インダクタンスを低減、回路方式もリンギング ノイズ抑制のための RC 回路を追加することで課題 を解決する。高繰り返しに伴う発熱の問題について も考察を進めている。例えば充放電コンデンサには RMS 電流の裕度が非常に高い真空コンデンサの導入 を検討している。また充放電に伴う抵抗での発熱は 共振回路にエネルギー回生経路を導入することで軽 減できないか検討している。加速器リング内にパル ス電源を設置し、放射線やビームノイズの影響を調 査する試験も行う予定である。

試作機で得た知見をもとに、2022 年度には ピー ク 500 A、100 kHz 繰り返し、150 ns パルス幅出力が 可能な電源の構築を進めており、2024 年度末までに SiC-MOSFET スイッチングモジュールを用いた開発 目標を満たすパルス電源の構築を目指す。

## 謝辞

本研究は JST A-Step 産学共同本格型 (体系的課 題番号: JPMJTR201A) に基づき行った研究である。

## 参考文献

- [1] C.Sun *et.al.*, "Pseudo-Single-Bunch with Adjustable Frequency: A New Operation Mode for Synchrotron Light Sources", *Phys. Rev. Lett.* **109**, 264801 (2012).
- [2] C.Sun *et.al.*, "Characterization of pseudosingle bunch kickand-cancel operational mode", *Phys. Rev. ST Accel. Beams* 18, 120702 (2015).
- [3] C. Mitsuda *et al.*, "Development of the Ceramic Chamber Integrated Pulsed Magnet Fitting for a Narrow Gap", in Proc. 6th Int. Particle Accelerator Conf. (IPAC'15), Richmond, VA, USA, May 2015, pp. 2879-2882; doi:10.18429/JACoW-IPAC2015-WEPMA049
- [4] Y. Lu et al., "New development of Ceramics Chamber with integrated Pulsed Magnet for pulsed multipole injection at KEK-PF", Proceedings of the 18th Annual Meeting of Particle Accelerator Society of Japan, August 9 - 12, 2021, QST-Takasaki Online, Japan. p39.
- [5] NexFi Technology Inc.; https://www.nexfi-tech.com