SUP088 　ポスターセッション２　 8月4日 豊田講堂２階ロビー 13:00 - 15:00

低コスト・省配線なインターフェースを用いた加速器インターロックシステムの構築

Construction of an accelerator interlock system using a low-cost, reduced-wiring interface

○小川 博嗣，鈴木 良一，オローク ブライアン，木野村 淳，大島 永康，西島 俊二（産総研計測フロンティア），河西 勇二（産総研情報技術）

○Hiroshi Ogawa, Ryoichi Suzuki, Brian O'rourke, Atsushi Kinomura, Nagayasu Oshima, Toshiji Nishijima (Research Institute of Instrumentation Frontier, AIST), Yuji Kasai (Information Technology Research Institute, AIST)

加速器のインターロックシステムは、各種センサー、アクチュエータ、運転表示灯等の制御を高い信頼性で頑健かつ安定に運用することが求められる。これらの制御機器とインターロックのコントローラとを接続する信号ケーブルの配線数は、小規模な施設でも数百を超え、規模が大きい施設ほど、配線数およびケーブル長は膨大となり、ケーブル配線・接続の工数およびコストが多大である。産総研・電子加速器施設では、産総研・情報技術研究部門が開発した低コストで高速かつノイズに強いシリアルバス通信のシステムを用いて１本のシリアルバスケーブルで複数のインターフェースを接続し、制御機器の付近に設置したインターフェースを介してコントローラと各種機器の通信を行うことで従来のシステムと比較して大幅な省配線化を行った。当インターロックシステムの詳細について紹介する。